フォトカプラ絶縁方式 ゲートドライバ GDPIO45-4715-3


アプリケーションマニュアル




パワーアシストテクノロジー(株)

Power Assist Technology Co.,Ltd.

〒350-0209 埼玉県坂戸市塚越 1220-1 TEL:049-298-4326 FAX:049-298-4364





目次

1	概要	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	3
	安全																																						
	ブロ																																						
	端子																																						
	結線																																						
	仕様																																						
	応用																																						
	回路																																						
	部品																																						
10	図、	グ	ラ	フ	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	12
11	端子	位计	置	•	•	•	•	•	•	•	•	•	•	•	•	•	•			•		•	•	•	•	•	•	•	•	•	•	•	•			•	•	•	16

1 概要

GDPI-4715-3(以下、本ドライバ)は FET、IGBT 等スイッチング素子へのゲート信号を入力し、ドライブするために必要なパワーを有する信号に変換します。本ドライバは電源の入力電圧によって出力ゲート信号の電圧が決まるので、Si 半導体、SiC 半導体の FET、IGBT に対応可能です。OFF 時の逆バイアスは常時保持され、ゲート電荷を引き抜きます。基板に立てて取り付けることで基板上での占有面積が小さくなります。

2 安全上の注意

- ・本書は電源装置に関する電気的知識を有する方を前提に説明しています。
- ・結線は極性を間違えると部品の発火、発熱、破裂を起こす危険があります。マニュアルを よく確認のうえ、誤配線のないようご注意ください。
- ・入力電圧は仕様の範囲内の電圧を印加してください。
- ・出力に接続するスイッチング素子は本ドライバのドライブ能力を超えないようにご使用 ください。
- ・仕様に記載された使用温度、保存温度での使用、保存をしてください。
- ・本ドライバの充電部に触れますと感電して重大なけがをする恐れがあります。通電中、通 電終了直後は本ドライバに触れないよう十分ご注意ください。
- ・配線作業等、本ドライバに触れるような作業の前には必ず通電されていないことを確認してください。
- ・部品のリード端子等で怪我のないようご注意ください。
- ・使用中に異音、異臭、発煙、発火等の異常がありましたら直ちに電力の供給を遮断して使 用を中止してください。
- ・使用前に部品の破損、焦げ等の異常を発見した時は使用をしないでください。
- ・本ドライバは安全規格の全てを満足するものではありません。製品の品質、安全性には万 全を期しておりますが、必要であれば使用の前に評価試験を実施してください。

3 ブロック図




図1 本ドライバのブロック図

4 端子機能

J1-1	未接続	
J1-2	OUT_GH	ハイサイド スイッチング素子のゲート信号出力
J1-3	OUT_SEH	ハイサイド スイッチング素子のソース・エミッタ出力
J2-1	GND_IH	ハイサイド入力信号 GND
J2-2	IN_H	ハイサイド入力信号
J2-3	GND_IL	ローサイド入力信号 GND
J2-4	IN_L	ローサイド入力信号
J3-1	DC INPUT	本ドライバの電源(12V~18V)、GND は J3-3
J3-1 J3-2	DC INPUT OUT_GL	本ドライバの電源(12V~18V)、GND は J3-3 ハイサイド スイッチング素子のゲート信号出力
J3-2	OUT_GL	ハイサイド スイッチング素子のゲート信号出力
J3-2 J3-3	OUT_GL OUT_SEL	ハイサイド スイッチング素子のゲート信号出力 ハイサイド スイッチング素子のソース・エミッタ出力
J3-2 J3-3 J4-1	OUT_GL OUT_SEL GND_IH	ハイサイド スイッチング素子のゲート信号出力 ハイサイド スイッチング素子のソース・エミッタ出力 ハイサイド入力信号 GND

5 結線方法




図2 本ドライバをnチャネル FET に使用する場合の例

本ドライバの電源は 12V から 18V の範囲で J3 の 1番(DC INPUT)に入力してください。 電源の GND は J3 の 3番(OUT_SEL)です。

入力信号を本ドライバの J2 あるいは J4 に入れてください。上記例(図 2)では入力信号を J2 に入れておりますが、J4 に入れることも可能です。J4 に適合するハウジングは XHP-4(日本圧着端子製造株式会社)です。J2、J4 の 1 番、2 番にハイサイドの信号、3 番、4 番 にローサイドの信号を入力してください。信号線に流れる電流の方向に注意してください。図 1 のブロック図に示した通り、本ドライバ内部では J2 の 2 番から 1 番へ、4 番から 3 番 へ電流が流れます。電流の大きさは 6.5 mA から 10 mA を推奨いたします。信号入力部に実装されているフォトカプラの入力順方向電圧は $1.45 \text{V} \sim 1.7 \text{V}$ です。入力信号生成回路について、7 項(9 頁)の応用例で回路例を説明します。

本ドライバの出力をスイッチング素子に接続します。J1 の 2 番をハイサイドのスイッチング素子のゲートに、J1 の 3 番をハイサイドのスイッチング素子のソース(エミッタ)に接続します。J3 の 2 番をローサイドのスイッチング素子のゲートに、J3 の 3 番をローサイドのスイッチング素子のゲートに、J3 の 3 番をローサイドのスイッチング素子のソース(エミッタ)に接続します。直接つないでも使用できますが、図 2 の例では本ドライバの出力とスイッチング素子の間にゲート抵抗を取付けたうえでゲートに蓄積された電荷を速やかに引き抜く回路を挿入しています。回路例は 7 項(9 頁)の応用例に示します。

6 仕様

電源	京電圧		DC12V -	- DC18V						
		入力 [OC12V	入力 [OC18V					
入力	7電源電流(*1)	601	mA	70mA						
ドラ	ライバ消費電力(*2)	320	mW	620mW						
		ハイサイド	ローサイド	ハイサイド	ローサイド					
出力	フ順バイアス電圧(*1)	11.8V	12.2V	18.0V	18.4V					
出え	フ逆バイアス電圧(*1)	-1.6V	-1.6V	-3.0V	-3.0V					
立」	- 時間(*1)(*3)	120ns	140ns	130ns	130ns					
立一	下時間(*1)(*3)	50ns	44ns	50ns	50ns					
立」	上応答遅れ時間(*1)(*4)	340ns	320ns	400ns	300ns					
立一	下応答遅れ時間(*1)(*4)	120ns	120ns	160ns	120ns					
ドラ	ライブ能力	図 7、8(12、13 頁)								
バノ	アス電流	測定例 図 9(13 頁)								
絶	耐電圧	入力·出力 A	.C2kV 1 分間	出力-出力 A	AC1kV 1 分間					
	絶縁抵抗	入力-出力、	出力-出力	DC500V	10MΩ以上					
縁	入出力間距離		6n	ım						
動作	F温度	-10°C — 50°C								
保存	 	-10°C — 50°C								
寸沒		図 3(7 頁)								
重量			9	g						

上表の数値は各測定条件での代表的な値です。使用条件により異なりますので、予めご了承ください。

- *1 入力電源 DC12V、入力信号周波数 $100 \mathrm{kHz}$ 、ゲート出力に容量 $4700 \mathrm{pF}$ を接続して、周囲温度にて $25 ^{\circ}$ \mathbb{C} \mathbb{C} ② \mathbb{C} 測定。入力電源 DC18V、入力信号周波数 $80 \mathrm{kHz}$ 、ゲート出力に容量 $4700 \mathrm{pF}$ を接続して、周囲温度にて $25 ^{\circ}$ \mathbb{C} \mathbb{C}
- *2 入力電源 DC12V、入力信号周波数 100kH、周囲温度にて 25 $^{\circ}$ $^{\circ}$ $^{\circ}$ 0 $^{\circ}$ 2測定にて測定。 入力電源 DC18V、入力信号周波数 80kHz、周囲温度にて 25 $^{\circ}$ $^{\circ}$ $^{\circ}$ 2測定にて測定。
- *3 立上時間、立下時間は図4の波形を参照。
- *4 立上遅れ時間、立下遅れ時間は図5の波形を参照。




図3 外形図(小さい部品は省略)。寸法と穴位置。ヘッダ位置詳細は11項(16頁)参照。




図 4 左は立上り波形。 Δ Tu が立上時間。右は立下り波形。 Δ Td が立下時間。




図 5 左図の CH1(上)が入力信号の立上り、CH2(下)がゲート出力の立上り。 Δ Tud が立上 応答遅れ時間。右図の CH1(上)が入力信号立下り、CH2(下)がゲート出力立下り。 Δ Tdd が立下応答遅れ時間。CH2 の目盛りは 5V/div。CH2 のプローブの影響で、実際よりゲート出力は遅れています。

試験回路は 10 項の図 6(12 頁)に示します。 測定波形例を 10 項の図 13(15 頁)に示します。

7 応用例

7.1 入力信号生成回路

回路例を 10 項の図 10(14 頁)に掲載します。この例では 3.3V で動作する CPU から最初のゲート信号が出力されています。この信号が 5V の NOT ゲートを二つ通過して、ゲート信号は 5V になります。信号は 3.3V であるよりもノイズに強くなります。CPU から 3.3V の信号が出力されると、トランジスタにはベース電流が流れます。このときトランジスタにはベース電流の h_FE 倍のコレクタ電流が流れ、これが本ドライバのフォトカプラに流れ、ゲート出力に順バイアスを発生させます。コレクタ電流が大きいと 330 Ω での電圧降下が大きくなりエミッタ電位が上昇しベース・エミッタ間電圧が減少してベース電流が減少します。ベース電流が小さくなればコレクタ電流が減少してエミッタ電位が低下します。このようにして、この回路は定電流源として動作します。おおむね 10mA 程度の一定の電流を本ドライバのフォトカプラに流します。


7.2 ゲート電荷引き抜き回路

スイッチング動作の安定のためにゲート抵抗を挿入すると、スイッチング素子を OFF にするのに要する時間が長くなります。その時間を長くしないために、OFF 時にゲート抵抗の影響が少なくなるような回路が必要です。10 項の図 11(14 頁)、図 12(15 頁)に例を挙げます。

図 11 ではゲート抵抗とダイオードが並列に実装されます。ON 時にはバイアス電流はゲート抵抗を通してスイッチング素子のゲートに流れます。OFF 時はゲートに蓄積された電荷がダイオードを通して負のバイアス電流として流れ出します。つまり、OFF 時にゲート抵抗の影響を低減することができます。

図 12 は P-Channel の FET を用いてゲート電荷を引き抜く回路です。ON 時はダイオードを通してバイアス電圧がスイッチング素子のゲートに流れます。OFF になった瞬間、スイッチング素子のゲート電位がドライバの出力より高くなる、即ち P-Channel FET のゲート電位はソース電位より低くなり P-Channel FET は D-S 間で導通し、スイッチング素子のゲートに蓄積された電荷は P-Channel FET を通して放電されます。ドライバ出力がOFF になってすぐに P-Channel FET が ON になる必要があることから、ゲート閾値電圧の絶対値が低いものを選択する必要があります。弊社試験では FAIRCHILD 製のFDS4465 を使用しています。

8 回路図



^{*} 部品定数は改良のため予告なく変更する場合があります。

9 部品表

記号	部品名	型式
C1,C2,C4,C5,C9,C12	セラミックコンデンサ	0.1 μ 50V
		-
C3	セラミックコンデンサ	4700p 50V
C6,C7,C8,C10,C11,C13,C14	セラミックコンデンサ	1μ 25V
D1,D2,D3,D4	ダイオード	80V 100mA 1SS355
D5	ダイオード	30V 30mA RB751S-40
J1,J3	コネクタ	MB3P-90
J2	コネクタ	MB4P-90
J4	コネクタ	B4B-XH-A
Q1	FET	60V 2.5A SSM3K318T
Q2,Q4	トランジスタ	30V 5A 2SCR542P
Q3,Q5	トランジスタ	30V 5A 2SAR542P
R1,R3	チップ抵抗	1K 1/10W
R2	チップ抵抗	2K 1/10W
R4,R5	チップ抵抗	10K 1/10W
R6,R7,R8	チップ抵抗	4.7Ω 1/8W
R10,R16	チップ抵抗	330Ω 1/10W
R11,R17	チップ抵抗	47Ω 1/10W
R12,R13,R18,R19	チップ抵抗	20Ω 1/4W
R14,R15,R20,R21	チップ抵抗	4.7Ω 1/4W
R22,R23	チップ抵抗	1Ω 1/4W
T1	トランス	TR008A
U1	三端子レギュレータ	5V 100mA
P1,P2	フォトカプラ	TLP700A

^{*} 部品定数は改良のため予告なく変更する場合があります。

10 図、グラフ




図 6 測定回路図




図7 入出力電圧 12V における本ドライバのドライブ能力は、グラフの下および左の範囲。




図8 入出力電圧18Vにおける本ドライバのドライブ能力は、グラフの下および左の範囲。




図 9 バイアス電流の測定例。CH1(上)がバイアス電流、CH2(下)がバイアス電圧。電流の 目盛は 500mA/div。測定条件は入力電圧 18V、模擬ゲート容量 4700pF、周波数 80kHz。 左が立上り、右が立下り。




図 10 入力信号生成回路




図 11 ゲート電荷をダイオードで引き抜く回路




図 12 ゲート電荷を P-Channel FET (FDS4465)で引き抜く回路




図 13 模擬ゲート容量 4700pF を接続して測定した波形例。左は入力電圧 12V、周波数 100kHz。右は入力電圧 18V、周波数 80kHz。逆バイアスは常時存在します。

11 端子位置





図 14 基板寸法とピンヘッダ位置

下端から 5mm の穴に次頁の MB3P-90、MB4P-90 が取り付きます。

2.5SB HEADER

Header -



Note: N --- Number of circuits

Model No.		Dimensions (mm)	
MODELINO.	Α	В	С
SB()P-HVQ-A	5.0	16.5	24.8
SB()P-HVQ-B	4.0	8.7	16.0
SB()P-HVQ-C	0.4	10.5	14.2
SB()P-HVQ-CA	3.4	7.5	14.2
SB()P-HVQ-S	3.4	6.0	12.7
SB()P-HVQ-N	6.35	6.35	16.0
SB()P-HVQ-15	6.3	13.7	23.3
SB()P-HVQ-16	3.3	7.5	14.1
SB()P-HVQ-22	3.4	11.1	17.8
SB()P-HVQ-23	3.5	5.7	12.5
SB()P-HVQ-24	3.4	13.7	20.4
SB()P-HVQ-27	4.0	3.5	10.8
SB()P-HVQ-28	1.5	5.1	9.9
SB()P-HVQ-29	2.5	14.0	19.8
SB()P-HVQ-30	3.4	14.8	21.5
SB()P-HVQ-34	3.3	3.3	9.9

RoHS compilance Tris product displays (LF)(SN) on a label.

'The number of circuits (2 to 20) will be filled in the parentheses above.

Α

3.5

3.4

4.3

2.3 RoHS compilance This product displays (LF)(SN) on a label.

Dimensions (mm)

В

3.5

7.6

7.9

8.3

Side entry type	
2.5 x(N-1) (1.25)	© 0.64 2.4

ř	1 1	The humber of circuits (2 to 20) will be lifed in the parentheses above.
ı		
ı	1 1	

Model No.

MB()P-90

MB()P-90H

MB()P-90S

MB()P-90-2

PC board layout (viewed from soldering side)-¢0.9%¹ 2 JST

- Note:


 1. Tolerances are non-cumulative: ±0.05mm for all centers.

 2. Hole dimensions differ according to the kind of PC board and plenting method. The dimensions above should serve as a guideline. Contact JST for details.

下端から 5mm の穴に取り付くヘッダ 図 15

XH CONNECTOR

■ベース付ポスト■■



極数	形	番	寸法((mm)	個数	/箱
1000 東ス	トップ型	サイド型	Α	В	トップ	サイド
2	B2B-XH-A	S2B-XH-A	2.5	7.4	1,000	1,000
202) 2	B2 (10.0)B-XH-A-U	_	10.0	14.9	1,000	_
3	B3B-XH-A	S3B-XH-A	5.0	9.9	1,000	1,000
4	B4B-XH-A	S4B-XH-A	7.5	12.4	500	500
5	B5B-XH-A	S5B-XH-A	10.0	14.9	500	500
6	B6B-XH-A	S6B-XH-A	12.5	17.4	500	500
7	B7B-XH-A	S7B-XH-A	15.0	19.9	500	250
8	B8B-XH-A	S8B-XH-A	17.5	22.4	250	250
9	B9B-XH-A	S9B-XH-A	20.0	24.9	250	250
10	B10B-XH-A	S10B-XH-A	22.5	27.4	250	250
11	B11B-XH-A	S11B-XH-A	25.0	29.9	250	250
12	B12B-XH-A	S12B-XH-A	27.5	32.4	250	200
13	B13B-XH-A	S13B-XH-A	30.0	34.9	250	200
14	B14B-XH-A	S14B-XH-A	32.5	37.4	250	200
15	B15B-XH-A	S15B-XH-A	35.0	39.9	250	100
16	B16B-XH-A	S16B-XH-A	37.5	42.4	200	100
20	B20B-XH-A	_	47.5	52.4	100	_


材 質・表面処理

ボスト:黄銅・銅下地付すずめっき(リフロー処理) ベース:ナイロン66・UL94V-0, ナチュラル(白)

- ベース:ナイロン66・UL94VG、ナチュフル (日)

 ●RoHS対応品 本製品はラベルに(LF)(SN)を表示します。
 注1) 製金部端面から基板取付ビンの寸法を7.6mmにしたサイド型2~15極も用意しています。上記形番水彫に「・11を追加して発注してください。
 2種10.0mmビッチ穴埋る。(UL・CSA・TÜV・米型製品です。)
 3) NR・NRDコネクタ(圧搾方式)、JQコネクタ(基板対基板)と共用できます。

■ベース付ポスト■■



極数	形番	寸法	(mm)	個数/箱	
1000 英文	70 10t	Α	В	「自然/相	
2	B2B-XH-2	2.5	7.4	1,000	
3	B3B-XH-2	5.0	9.9	1,000	
4	B4B-XH-2	7.5	12.4	500	
5	B5B-XH-2	10.0	14.9	500	
6	B6B-XH-2	12.5	17.4	500	
7	B7B-XH-2	15.0	19.9	500	
8	B8B-XH-2	17.5	22.4	250	
9	B9B-XH-2	20.0	24.9	250	
10	B10B-XH-2	22.5	27.4	250	
11	B11B-XH-2	25.0	29.9	250	
12	B12B-XH-2	27.5	32.4	250	
13	B13B-XH-2	30.0	34.9	250	
14	B14B-XH-2	32.5	37.4	250	
15	B15B-XH-2	35.0	39.9	250	

材 質・表面処理 ポスト:黄銅・銅下地付すずめっき(リフロー処理)


●RoHS対応品 本製品はラベルに(LF)(SN)を表示します。

JST 3

図 16 本ドライバの J4 に実装されるヘッダ

XH CONNECTOR

■コンタクト■■



コンタクト	圧着機	アプリケータ							
コンメット	江瀬恒	アプリケータ本体	ダイス	アプリ・ダイスセット					
SXH-001T-P0.6N		MKS-L	MK/SXH-001-06N	APLMK SXH001-06N					
3/11-0011-1-0.014	AP•K2N	⊕MKS-SC	SC/SXH-001-06N	APLSC SXH001-06N					
SXH-001T-P0.6	AP+NZN	MKS-L	MK/SXH-001-06	APLMK SXH001-06					
SAH-0011-P0.0		⊕MKS-SC	SC/SXH-001-06	APLSC SXH001-06					


個数/ リール 電線被覆外径(mm) mma AWG# SXH-001T-P0.6N A 0.13~0.33 SXH-001T-P0.6 0.08~0.33 28~22 0.9~1.9 В SXH-002T-P0.6 0.05~0.13 30~26 0.9~1.3

材 質・表面処理 りん青銅・すずめっき (リフロー処理)

- ●ROHS対応基注)材質:黄銅製品また金めっき仕様品についてはお開い合わせください。 2) シールド線、小サイズ電線、その他特殊仕様の電線をご使用のときはお問合わせください。 3) SXH-001T-P0.6Nタイプは、挿放作業性向上のため嵌合力を低く設定したコンタクトです。振動等の少ない使用環境の良好な箇所にご使用ください。

コンタクト	圧着機	アプリケータ								
-1237F	江瀬侯	アプリケータ本体	ダイス	アプリ・ダイスセット						
SXH-002T-P0.6	AD-MON	MKS-L	MK/SXH-002-06	APLMK SXH002-06						
37110021-10.0	AF*NZN	# MKS-SC	SC/SXH-002-06	APLSC SXH002+06						

■ハウジング



極数	形番		寸法 (mm)		個数/袋	
1986 英X	7D 101	Α	В	С	MX/ 91	
1	XHP-1	_	3.2	4.8	1,000	
2	XHP-2	2.5	5.7	7.3	1,000	
211)2	XHP-2(10.0)-U	10.0	13.2	14.8	1,000	
3	XHP-3	5.0	8.2	9.8	1,000	
4	XHP-4	7.5	10.7	12.3	1,000	
5	XHP-5	10.0	13.2	14.8	1,000	
6	XHP-6	12.5	15.7	17.3	1,000	
2820 G	XHP-6(5.0)-U	25.0	28.2	29.8	1,000	
7	XHP-7	15.0	18.2	19.8	1,000	
8	XHP-8	17.5	20.7	22.3	1,000	
9	XHP-9	20.0	23.2	24.8	1,000	
10	XHP-10	22.5	25.7	27.3	1,000	
11	XHP-11	25.0	28.2	29.8	1,000	
12	XHP-12	27.5	30.7	32.3	1,000	
13	XHP-13	30.0	33.2	34.8	1,000	
14	XHP-14	32.5	35.7	37.3	1,000	
15	XHP-15	35.0	38.2	39.8	1,000	
16	XHP-16	37.5	40.7	42.3	1,000	
20	XHP-20	47.5	50.7	52.3	500	

ナイロン6・UL94V•0, ナチュラル(白)

- ●ROHS対応品 注1) 2様10.0mmビッチ穴環品。UL・CSA・TŪV未登録品です。 2) 6様5.0mmビッチ穴環品。UL・CSA・TŪV未登録品です。

2 JST

図 17 J4 に適合するハウジング

注1) ※: ストリッパークリンパーアプリケータ 2) 全自動機対応のアプリケータについては弊社までお問い合わせください。